현재 위치 :뉴스

    삼성전자, 적층 경쟁 속 ‘9세대 V낸드’ 양산…“초격차로 AI시장 공략”

    출처:bada    편집 :编辑部    발표:2024/04/24 09:40:33

    ‘채널 홀 에칭’ 기술로 업계 최대 단수 뚫어…생산성 증대

    올 하반기 ‘QLC(Quad Level Cell) 9세대 V낸드’도 양산 예정

    삼성전자 9세대 V낸드 제품. [제공=삼성전자]

    삼성전자 9세대 V낸드 제품. [제공=삼성전자]

    인공지능(AI) 시장의 개화로 고용량 낸드플래시 수요가 느는 가운데, 삼성전자가 메모리 초격차 기술력을 공고히 하고 있다. 혁신 적층 기술로 해당 시장에서 리더십을 확고히 한다는 전략이다.


    24일 반도체업계에 따르면 삼성전자는 ‘1테라비트(Tb) TLC 9세대 V낸드’ 양산에 들어갔다. TLC는 하나의 셀에 3비트(bit) 데이터를 기록할 수 있는 구조를 말한다.


    이번 제품은 업계 최소 크기 셀(데이터 저장의 최소단위)에 최소 몰드(Mold) 두께를 구현해 비트 밀도(단위 면적당 저장되는 비트의 수)를 이전 세대 대비 약 1.5배 늘린 것이 특징이다.


    데이터 입출력 속도는 33%를 높였다. 삼성전자는 이를 기반으로 PCIe 5.0 인터페이스를 지원하고 고성능 SSD 시장을 확대해 낸드플래시 기술 리더십을 공고히 할 계획이다.


    일반적으로 D램의 경우 회로의 선폭을 줄여 작게 만드는 미세화가 최우선 과제인 것과 달리, 낸드는 용량을 최대한 늘리는 것이 핵심이다. 셀을 더 높은 단수로 쌓으면 웨이퍼 한 장에서 생산할 수 있는 전체 용량이 그만큼 늘어나서다. 메모리 업계에서 초고층 낸드 적층 기술 경쟁이 심화되는 배경이다.


    삼성전자는 9세대 V낸드를 양산하며 생산성도 개선했다. 채널 홀 에칭 기술(Channel Hole Etching) 을 통해 한 번에 업계 최대 단수를 뚫는 공정 혁신으로 생산성을 끌어올렸다는 게 회사 측 설명이다.


    이와 관련 회사 측은 “압도적인 채널 홀 에칭 공정 기술력으로 더블 스택을 활용하면서 업계 최대 단수를 구현하는 데 성공했다”며 “이를 통해 원가 경쟁력과 시장 대응력이 더욱 높아질 것”이라고 전했다.


    삼성전자는 TLC 9세대 V낸드에 이어, 올 하반기 QLC(Quad Level Cell) 9세대 V낸드도 양산할 예정이다. AI 시대에 요구되는 고용량·고성능 낸드플래시 개발에 박차를 가한다는 구상이다.


    특히 최근 일고 있는 AI 열풍은 고대역폭메모리(HBM) 등 D램 시장을 넘어 낸드 시장 활성화에도 긍정적 영향을 미치고 있다. AI 활용을 위해서는 대용량의 데이터 저장장치가 필요한 만큼, 낸드 수요도 급격히 늘어나는 추세다.


    허성회 삼성전자 메모리사업부 플래시개발실장(부사장)은 “낸드플래시 제품의 세대가 진화할수록 고용량·고성능 제품에 대한 고객의 요구가 높아지고 있어 극한의 기술 혁신을 통해 생산성과 제품 경쟁력을 높였다”며 “9세대 V낸드를 통해 AI 시대에 대응하는 초고속·초고용량 SSD 시장을 선도해 나갈 것”이라고 말했다.


    최근 들어 반도체 업계의 낸드 적층 경쟁은 뜨겁다. 삼성전자는 앞서 지난해 3분기 실적 콘퍼런스콜에서 2030년까지 1000단 V낸드를 개발한다고 밝힌 바 있다.


    SK하이닉스는 지난해 8월 미국에서 열린 플래시 메모리 서밋 2023에서 ‘1Tb TLC 321단 4D 낸드’ 샘플을 공개하며 반도체 업계 최초로 300단 이상 낸드 개발을 공식화하기도 했다. SK하이닉스는 2025년 상반기부터 321단 낸드를 양산할 예정이다.




    ©(주) EBN 무단전재 및 재배포 금지